您的位置:網站首頁 > 企業專訪 > 正文

新思科技推出完整的HBM2 IP解決方案

作者:admin來源:華強電子網 日期:2017-8-12 16:04:33 人氣: 標簽:

    新思科技今日推出完整的DesignWare高頻寬記憶體2(HBM2)IP解決方案,其中包含控制器、PHY和驗證IP,能讓傳輸總頻寬(aggregate bandwidth)達307 GB/s,是DDR4介面在3200 Mb/s數據傳輸率運作下的12倍。此外,DesignWare HBM2 IP解決方案的省能效率約莫是DDR4的10倍。先進繪圖、高效能運算(high-performance computing,HPC)及網路應用,需要較多的記憶體頻寬才能跟得上高階製程技術所帶來的高運算效能。有了DesignWare HBM2 IP解決方案,設計人員能以最少的功耗和低延遲(low latency)實現記憶體的要求。新的DesignWare HBM2 IP解決方案是以新思科技通過硅晶驗證的HBM 和DDR4 IP作為基礎,已獲得數千種設計的驗證,并用于數百萬計的SoC中。該解決方案能讓設計人員降低整合風險,并加速新標準的採用。

    AMD公司副總裁暨產品技術長Joe Macri表示:「我們選擇新思科技DesignWare HBM2 IP解決方案,是為了充分利用Radeon Vega Frontier Edition顯示卡的16GB HBM2記憶體頻寬和省能特色。新思科技在記憶體介面的高度專業讓我們能成功地將HBM2 IP整合至Vega GPU架構中,并實現更為積極的功耗與記憶體頻寬目標,以滿足機器學習及先進繪圖應用的需求。」

    完整的DesignWare HBM2 IP解決方案具備獨特功能,能讓設計人員達到設計中之記憶體頻寬、延遲及功耗的要求。不論是lock step或是memory interleaved模式,DesignWare HBM2控制器都可支援虛擬頻道運作,使用者可根據其特殊的流量模式(traffic pattern)將頻寬極大化。HBM2控制器與PHY皆採用DFI 4.0相容介面,讓符合DFI

    DesignWare HBM2 PHY IP提供四種電源管理狀態及快速的頻率切換,藉由操作頻率(operating frequency)間的快速轉換,讓SoC達到功耗管理的目的。DesignWare HBM2 PHY可實現符合JEDEC HBM2 SDRAM標準的微凸塊陣列(microbump array),能達成最短的2.5D封裝路徑以及最高的訊號完整性。為簡化HBM2 SDRAM測試,DesignWare HBM2 PHY IP為IEEE 1500連接埠提供存取回送模式(access loopback mode),作為測試及建立SoC 和HBM2 SDRAM兩者間的連結。

    新思科技HBM 的VC驗證IP完全符合HBM JEDEC規範(包含HBM2),并提供通訊協定、方法論、驗證和生產效能功能,包括內建通訊協定檢查、覆蓋及驗證計畫、Verdi?通訊協定感知(protocol-aware)的除錯及效能分析等,讓使用者能針對HBM為基礎的設計進行快速驗證。

    新思科技IP行銷副總裁John Koeter表示:「提升記憶體頻寬而不過度增加功耗及晶片面積,對顯卡、HPC及網路應用來說很重要。身為記憶體IP的領導廠商,新思科技與多家領導客戶合作,開發出HBM2 IP解決方案,能協助設計人員因應與日俱增的產出要求,同時還能改善高效能SoC設計的延遲性及能源效率。」

    上市時程與資源

    用于14及7奈米製程技術的DesignWare HBM2 PHY與VC驗證IP已經上市;用于其他製程技術的IP正在開發中。

   

讀完這篇文章后,您心情如何?
0
0
0
0
0
0
0
0
本文網址:
下一篇:沒有資料
曾道人免费四肖中特